詞條
詞條說明
LDO 是一種線性穩壓器,使用在其飽和區域內運行的晶體管或場效應管(FET),從應用的輸入電壓中減去**額的電壓,產生經過調節的輸出電壓。所謂壓降電壓,是指穩壓器將輸出電壓維持在其額定值上下 100mV 之內所需的輸入電壓與輸出電壓差額的較小值。正輸出電壓的LDO(低壓降)穩壓器通常使用功率晶體管(也稱為傳遞設備)作為 PNP。這種晶體管允許飽和,所以穩壓器可以有一個非常低的壓降電壓,通常為 200
區別LDO是一種微功耗的低壓差線性穩壓器,它通常具有較低的自有噪聲和較高的電源抑制比PSRR(Power Supply Rejection Ratio)。LDO是新一代的集成電路穩壓器,它與三端穩壓器較大的不同點在于,LDO是一個自耗很低的微型片上系統(SoC)。它可用于電流主通道控制,芯片上集成了具有較低線上導通電阻的MOSFET,肖特基二極管、取樣電阻和分壓電阻等硬件電路,并具有過流保護、過溫
1. 導言現階段市面上無論哪些電子設備,只需牽涉到電就務必使用開關電源,電源的歸類有很多種多樣,例如開關電源電路、變頻電源、交流電這些。在手機端消費性電子設備中,常見的有DCDC電源和LDO開關電源二種,DCDC的特點是高效率,可是噪聲大;LDO正相反,它是高效率低,噪聲小。這二種開關電源實際在什么情景下應用不可以一概而論,通常來講,針對噪聲不特別敏感的數字電路設計多可以首先考慮到DCDC,而針對
FPGA(Field Programmable Gate Array)是在PAL、GAL等可編程器件的基礎上進一步發展的產物。它是作為**集成電路(ASIC)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。FPGA 器件屬于**集成電路中的一種半定制電路,是可編程的邏輯列陣,能夠有效的解決原有的器件門電路數較少的問題。FPGA 的基本結構包括可編程
公司名: 深圳市科電電子有限公司
聯系人: 聶紹明
電 話: 13243662666
手 機: 13823729687
微 信: 13823729687
地 址: 廣東深圳寶安區31區水口花園6片37號205
郵 編: